Search In this Thesis
   Search In this Thesis  
العنوان
Proposing High-efficiency Schemes for Implementation of Level-crossing analog- to-digital converters /
المؤلف
Morsi, Mohamed Morsi El-saied.
هيئة الاعداد
باحث / محمد مرسى السيد مرسى
مشرف / خيرى فتحى عبدالسيد
مشرف / صفوت محمد رمزى
مناقش / أسامة أحمد عمر
مناقش / أحمد السيد عبدالحليم فرغل
الموضوع
Electrical Engineering. Electrical Engineering - Electronics and Communications.
تاريخ النشر
2023.
عدد الصفحات
79 p. :
اللغة
الإنجليزية
الدرجة
ماجستير
التخصص
الهندسة
تاريخ الإجازة
26/3/2023
مكان الإجازة
جامعة سوهاج - كلية الهندسة - الهندسة الكهربية
الفهرس
Only 14 pages are availabe for public view

from 97

from 97

Abstract

تم تقديم مقترح فعال من حيث التكلفة لتقليل تشتت التأخير للمقارن في المحولات التناظرية إلى الرقمية عابرة المستويات. تم اقتراح طرق لتصميم وتنفيذ المقارنات لتحسين استهلاك الطاقة، والمساحة المستخدمة، وتشتت تأخير الوقت، ونسبة الإشارة إلى الضوضاء، ومدى تردد إشارة الدخل.. يتضمن المقترح تقنيتين مختلفتين: المقترح الأول هو تعديل للمقارنة التقليدية عن طريق إضافة ترانزستور من النوع p كوحدة تيار تشغيل متغير (VDCB). فيما يتعلق بالمقترح الثاني ، يتكون VDCB من ترانزستورين مضافين إلى المقارنة التقليدية. يتم تنفيذ الدائرتين المقترحتين بتقنية 130 نانومتر علي مساحة تبلغ 72.8 مايكرومتر مربع. تم تحسين تشتت التأخير بنسبة 18٪ مقارنة بالتصميم التقليدي بدون وجود VDCB. تظهر نتائج المقترح الثاني أن تحسين تشتت التأخير هو 33٪ مقارنة بالمقارن التقليدي. تم أيضًا تطبيق المقارنة المقترحة ومحاكاتها في تقنية 45 نانومتر لإثبات فاعلية الطريقة المقترحة. تم تحسين تشتت التأخير بنسبة 30٪ و 40٪ في المخططات المقترحة الأولى والثانية ، على التوالي ، مقارنة بالمقارن التقليدي. تمت مناقشة تأثير المقارنات المقترحة على أداء المحول التناظري إلى الرقمي للمحول التناظري إلى الرقمي عابر المستويات. يتم تطبيق أخذ العينات التكيفية عبر المحول التناظري إلى الرقمي عابر المستويات باستخدام المقارنات المقترحة بدلاً من المقارنة التقليدية. التحسين الأول هو أن قيمة نسبة تشويه الاشارة (ٍSNDR) ثابتة مع تغير تردد إشارة الدخل الذي يساوي تقريبًا 45.4 ديسيبل و 50.66 ديسيبل باستخدام التصميم الأول والثاني للمقارن ، بالترتيب. التحسين الثاني هو أن العدد الفعال للبت (ENOB) لا يتغير مع تغير تردد إشارة الإدخال. العدد الفعال للبت (ENOB) يساوي 7.25 و 8.12 بت باستخدام المقارنة المقترحة الأولى والثانية ، بالترتيب.
لضمان المفاهيم الموضحة من قبل ، تم تنظيم الأطروحة على النحو التالي:
•الفصل الأول: يقدم هذا الفصل نظرة عامة على الرسالة ومحتوياتها والأهداف من وراء الرسالة المقدمة.
• الفصل الثاني: في هذا الفصل، يتم تقديم نظرة عامة مفصلة على المحول التناظري إلى الرقمي، وخصائص المحول التناظري إلى الرقمي. يبدأ الفصل بنظرة عامة على نظام المحول التناظري إلى الرقمي مثل أخذ عينات الإشارة، والإفراط في أخذ عينات الإشارة. يتم تقديم أنواع معماريات المحولات التناظرية إلى الرقمية و flash ADC و delta-sigma ADC المحولات التناظرية عابرة المستوي في القسم الأخير.
• الفصل الثالث: يعرض هذا الفصل أولاً، توضيح تحليل سبب تشتت التأخير الزمني في المقارنة التقليدية في المحولات التناظرية إلى الرقمية عابرة المستويات. تم مناقشة الأعمال السابقة بخصوص تقليل وقت تشتت التأخير للمقارن. أخيرًا، يتم عرض تقنيتين جديدتين لتقليل وقت تشتت التأخير للمقارن المقترح ونتائجها في القسم الأخير.
• الفصل الرابع: في هذا الفصل، يتم تقديم تأثير استخدام المقارنات التي لديها أقل وقت تشتت تأخير على أداء المحول التناظري إلى الرقمي العابر للمستويات. يتم اختيار أخذ العينات التكيفية للمحول التناظري إلى الرقمي باستخدام المقارن المقترح بدلاً من المقارنة التقليدية. تم تحسين أداء المحول التناظري إلى الرقمي العابر للمستوي في العديد من الميزات مثل: العدد الفعال للبت- (ENOB) نسبة تشوية الاشارة (SNDR).•الفصل السادس: وفيه تم تلخيص أهم الإسهامات التي تم التوصل إليها من خلال هذه الدراسة،
كذلك تم عرض النقاط المقترح دراستها مستقبلياً كامتداد للعمل المطروح في هذه الرسالة.